clock_6.rar

上传用户:jinancfynk
上传日期:2015-06-23
文件大小:502k
下载次数:4
源码类别:VHDL/FPGA/Verilog
开发平台:VHDL
资源说明:FPGA和VHDL的全过程和源码,有助你对FPGA和VHDL的认识和学习!
    
  • vhdl.rarsome of the basics of vhdl language
  • streamcipherbyvhdl.rardescribe the vlsi implementation of some stream cipher (RC4,A5/1,helix,E0)
  • opencore.rar基于FPGA的视觉采集系统的实现,verilog源码
  • apa300.rar常用的FPGa芯片apa300的详细数据手册,英文版笨的
  • FPGACPLDDigitalCircuitDesign.zipFPGA & CPLD Digital Design Experience Sharing in Chinese
  • MAXPLUS.zip这是一本介绍MAXPLUS的书,讲的浅显易懂,希望对大家有点用
  • xilinx_doc.zip一本介绍如何使用xilinx的好书,分享给大家
  • veriloghomework.rar清华大学的verilog作业,里面有相应的例子和答案,作为练习相当的不错 ...
  • dct.rar用vhdl语言来实现了dct离散余弦变换
  • Timinglogic.rar介绍了超大规模电路中基于VHDL的时序逻辑模块设计方法