FIFO_Asyn.rar

上传用户:jchk_cpa
上传日期:2008-07-10
文件大小:149k
下载次数:46
源码类别:VHDL/FPGA/Verilog
开发平台:VHDL
资源说明:异步FIFO 设计源代码,内涵完整的verilog源代码和测试代码。