FIFO_Asyn.rar

上传用户:jchk_cpa
上传日期:2008-07-10
文件大小:149k
下载次数:46
源码类别:VHDL/FPGA/Verilog
开发平台:VHDL
资源说明:异步FIFO 设计源代码,内涵完整的verilog源代码和测试代码。
    
  • GetPcmSim.rarPCM数据采集,CPLD部分。 写了很长时间了。 通过串口传送到PC。 ...
  • VHDL.rarVHDL速查手册,在开发时,可以快速找到需要的语法和规则。
  • shiyan3.rar基于VHDL的电子钟 实现一个简单的电子钟,可显示其时间时分秒和年月日,通过按键交替 ...
  • ByteBlasterII.rar自制FPGA用的ByteBlasterII下载线
  • led.rarFPGA和VHDL的全过程和源码,有助你对FPGA和VHDL的认识和学习!
  • jp4x4.rarFPGA和VHDL的全过程和源码,有助你对FPGA和VHDL的认识和学习!
  • jiao_tong.rarFPGA和VHDL的全过程和源码,有助你对FPGA和VHDL的认识和学习!
  • clock_6.rarFPGA和VHDL的全过程和源码,有助你对FPGA和VHDL的认识和学习!
  • 2410_buttons.rarFPGA中的设计全过程,有助于对FPGA和VHDL的认识,好好研学吧! ...
  • CPLDFPGA.rarCPLD/FPGA学习与应用,学习可编程逻辑的好书籍。