包含多篇关于设计数字频率计的文档，以及数字频率计的相关介绍，还有数字频率计的相关VHDL代码等。

针对通用锁相环频率特性中高频部分的线性不足,通过对HC4046锁相环内部结构的分析,提出了一种锁相环频率特性优化技术.实验结果表明,优化后的HC4046锁相环频率特性的线性度小于3%,有很强的实用性.

DDS，直接数字频率发生器，用VHDL语言实现，同时用产生的频率作为载波，对输入信号进行MPSK调制。07年左右上传的资源，不清楚现在是否还适用，请谨慎下载。

完整的毕业设计，有代码。毕业设计-基于FPGA的数字频率计

随着信息化、数字化在各行各业的迅猛发展，武器系统中的信息化、数字化也将成为未来的发展趋势。武器系统中，司乘人员在空间狭小的操作仓里，经常要面对功能众多、大小不等、量程各异的仪表盘，这些仪表盘不仅占用空间，而且不够直观，在分秒必争的战场中，情况紧急时，容易造成司乘人员的误操作或反应滞后，给操作带来不必要的麻烦。本文提出一种进行交流电频率、电压测量的方法，以简化武器系统的操作仓，节省了空间，使司

RFID技术无线电频率规划及管理 信息产业部无线电管理局

本实验要求设计一个简易的频率计，实现对标准的方波信号进行频率测量，并把测量的结果送到 8 位的数码管显示，所要求测量范围是1Hz~99999999Hz。整个设计的基本原理就是对1 秒钟之内输 入的方波进行计数，把所得数据保存在计数器里，经过译码器处理之后，然后送往数码管显示。这里 采用的方案是在采样时钟的上升沿开始计数，然后在下一个上升沿把计数器里的数据送往数码管，并 且把计数器清零

十进制频率计设计的VHDL程序。运用了元件的例化与调用。

音阶频率对照表，对写音乐调试的朋友有帮助

学习笔记１：５位频率计 ;这是一个5位数的频率计程序，主频为12M，T1用于计数，T0用于1MS定时， ;1MS到，读T1的高8位和低8位计数值，这是双字节的，因此最高测65535Hz频率。