基于FPGA的频率计电路设计其中运用的是FPGA中PLL（锁相环）模式

提供了一种基于8051单片机的频率计设计方法，有利于初学者学习

一个简单但非常经典的数字频率计设计代码及仿真。

简单数字电路频率计的设计，运用石英晶体振荡器等等

数字频率计 eda课程设计用 比较有用 欢迎下载 verilog代码

用VHDL语言设计四位十进制频率计，本人用的是QUARTUS9.1版本的，如用5.1版本是打不开的

一. 设计题目 数字频率计 二．设计任务 1． 测量频率范围：0—9999HZ和1—100kHz 2． 测量信号：方波峰峰值为3—5V 3． 闸门时间：10ms、0.1ms、和10s

频率可控的正弦波信号发生器报告与仿真程序电路图齐全。

1MHz频率计,proteus仿真可过，c程序，液晶显示频率与周期，可测正弦波、三角波、方波，测试可用。

锁相环在频率调制与解调电路中的应用 锁相环在频率调制与解调电路中的应用