Go To English Version 超过100万源码资源,1000万源码文件免费下载
关键字: 搜资源 搜代码
分类 平台
  • VHDL
    huffman.rar 用于FPGA的huffman算法的HDL编码,包括VHDLVerilog代码。可用于JPEG及MPEG压缩算法。-
    所属类别:VHDL/FPGA/Verilog 上传用户:hylc_2004 文件大小:11K
  • VHDL
    quant.rar 用于FPGA的量化算法的HDL编码,包括VHDLVerilog代码。可用于JPEG及MPEG压缩算法。-
    所属类别:VHDL/FPGA/Verilog 上传用户:taisight 文件大小:14K
  • VHDL
    iquant.rar 用于FPGA的反量化算法的HDL编码,包括VHDLVerilog代码。可用于JPEG及MPEG压缩算法。-
    所属类别:VHDL/FPGA/Verilog 上传用户:dong2853 文件大小:13K
  • VHDL
    ethernet_tri_mode.ta FPGA verilog hdl实现千兆以太网MAC。-
    所属类别:VHDL/FPGA/Verilog 上传用户:waytide 文件大小:723K
  • VHDL
    IIC_Verilog.rar FPGA Verilog HDL模拟IIC通讯接口-
    所属类别:VHDL/FPGA/Verilog 上传用户:szzhdy888 文件大小:200K
  • VHDL
    DCT.rar altera fpga verilog 设计的基于查找表的DCT程序及zigzag扫描程序,已经过matlab 和modelsim 验证,文件中包含TESTBENCH ,直接可用-
    所属类别:VHDL/FPGA/Verilog 上传用户:ziqing_518 文件大小:15040K
  • VHDL
    asynch_fifo.rar FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输,已验证,直接可用-
    所属类别:VHDL/FPGA/Verilog 上传用户:laitian922 文件大小:1004K
  • VHDL
    an_dcfifo_top_restor alteral FPGA VERILOG 利用 ROM DCFIFO 和RAM 实现高速到低速时钟域的数据传输 ,值得学习。-
    所属类别:VHDL/FPGA/Verilog 上传用户:zhouhu188 文件大小:907K
  • VHDL
    dds.rar 基于VHDL+FPGA的DDS信号发生设计,已经通过调式-
    所属类别:VHDL/FPGA/Verilog 上传用户:billow188 文件大小:547K
  • VHDL
    ethernet.tar.gz 以太网的vhdlverilog代码,供大家学习-
    所属类别:VHDL/FPGA/Verilog 上传用户:szhszm 文件大小:913K
提示:系统自动省略100页以后的搜索结果,如需获得更精确搜索结果,请尝试缩小搜索范围,及使用更精确的关键字。