VHDL FPGA Verilog 源码搜索结果, 第13页, Verysource

CPLD-Three-voting.rar CPLD/FPGA 设计实例手册用VHDL语言设计三人表决器用原理图输入的方式设计三人表决器用verilog-HDL语言设计三人表决器
xilinx_fpga.rar 赛林思fpga开发实例包括verilog语言和vhdl语言
uart.rar Code VHDL/Verilog for UART FPGA: Xilinx, Altera...
chuot.rar code VHDL/ Verilog for Mouser using FPGA: Xilinx, Altera
使用verilog以及VHDL编写的将串口数据转换为32位并口数据，作为FPGA和DSP接口使用
使用verilog以及VHDL编写的将串口数据转换为32位并口数据，作为FPGA和DSP接口使用
华为FPGA设计流程指南
华为内部fpga设计指南 verilog HDL/VHDL
数字信号处理FPGA实现
本书给出了33个程序实例（正文中VHDL代码，附录中有相应的Verilog代码），外国的经典教材，很实用
VHDL@verilog简明中文教程很全面
VHDL@verilog简明中文教程对FPGA CPLD感兴趣的不要错过了
华为关于fpga的全套资料（里面包含16个文件）
1.Synplify工具使用指南　　2.华为小数分频　　3.coding style　　4.FPGA技巧Xilinx　　5.华为Verilog约束 6.VerilogHDL华为入门教程 7.Verilog典型电路设计 8.VHDL设计风格和实现 9.华为_大规模逻辑设计指导书 10.华为FPGA设计规范 11.华为FPGA设计流程指南 12.华为面经 13.华为同步电路设计规范
华为FPGA设计全套
硬件工程师手册目前最全版本（159页) 小数分频一种将异步时钟域转换成同步时钟域的方法一种快速无毛刺的时钟倒换方法以太网时钟同步技术_时钟透传技术白皮书 VHDL设计风格和实现 FPGA设计流程指南 FPGA设计规范 coding style Verilog典型电路设计 Verilog HDL 华为入门教程 Synplify工具使用指南(华为文档) HuaWei Verilog 约束

关键字：VHDL FPGA Verilog