开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
XHDL之VHDL与Verilog语言互相转化
文件大小： 19712k
源码售价： 10 个金币 积分规则     积分充值
充值1元得10金币   
资源说明：完美支持FPGA编写的vhdl语言与Verilog语言之间的互相转化，便于初学者同时掌握两种语言，以及更好地学习FPGA
部分文件列表（点击文件名可查看文件内容）
本源码包内暂不包含可直接显示的源代码文件，请下载源码包。