开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
基于FPGA的数字时钟的设计
文件大小： 167k
源码售价： 10 个金币 积分规则     积分充值
充值1元得10金币   
资源说明：：在Q-砒．sⅡ开发环境下，用Verilog HDL硬件描述语言设计了一个可以在FPGA芯片上实现的数字 时钟．通过将设计代码下载到FPGA的开发平台Ahera DE2开发板上进行了功能验证．由于数字时钟的通用性 及Verilog HDL语言的可移植性，冈此本数字时钟可直接应用于各种不同系列的FPGA芯片的设计中．
部分文件列表（点击文件名可查看文件内容）
本源码包内暂不包含可直接显示的源代码文件，请下载源码包。