开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
FPGA实现 fir滤波器VHDL源码，本人在altera 芯片验证过（20Mhz时钟），处理速度和时钟同步
文件大小： 5k
源码售价： 10 个金币 积分规则     积分充值
充值1元得10金币   
资源说明：FPGA实现 fir滤波器VHDL源码，本人在altera 芯片验证过（20Mhz时钟），方法笨重，但是处理速度和时钟同步，有意向作者方面研究的可以邮箱（fpga_dsp@qq.com）联系，别忘了注明本人信息，本人在fpga方面有许多信号处理及通信方面的成果，也有不少经验
部分文件列表（点击文件名可查看文件内容）
本源码包内暂不包含可直接显示的源代码文件，请下载源码包。