基于单片机的频率计设计，本资料是2.4G的频率计设计包括程序和仿真图以及protel文件。频率计又称为频率计数器，是一种专门对被测信号频率进行测量的电子测量仪器。频率计主要由四个部分构成：时基（T）电路、输入电路、计数显示电路以及控制电路。

自己编写的一个六位的频率计程序，已经在硬件上实验过。

目前，利用8031单片机构成的频率测量系统很多，应用也十分广泛。但由于该单片机 所用晶体振荡器频率最高限定为12MHz，其相应机器周期为1邵，从而将单片机计数器 的计数频率限制在500kHz以下，对高于500kH:的频率信号，单片机将无法准确测量。 为了满足较高频率信号的测量要求，本文设计了一个扩展接口电路，该电路可实现高精度 变闸门测频。

研究了采用不同器件、不同设计方法实现等精度频率计的5 种设计方案。依据等精度频率测量原理，分别针对51 单 片机、C8051F 单片机、FPGA 与单片机、FPGA 及SOPC 几种系统的等精度频率计设计方法、特点进行了详细的分析和实验 教学研究。以及在此基础上扩展实现周期测量、占空比测量、脉宽测量功能的方法。意在引导学生拓展思路，使等精度数 字频率计设计的实验教学实施具有启发性、开放性、探

Visual Basic利用api实现不同频率声音发声工程源代码

基本设计原理是直接用十进制数字显示被测信号频率的一种测量装置。它以测量周期的方法对正弦波、方波、三角波的频率进行自动的测量

使用FPGA的芯片开发数字频率计的方案。

高频第四次实验报告_集成电路(锁相环)构成的频率解调器_集成电路（压控振荡器）构成的频率调制器.doc高频第四次实验报告_集成电路(锁相环)构成的频率解调器_集成电路（压控振荡器）构成的频率调制器.doc高频第四次实验报告_集成电路(锁相环)构成的频率解调器_集成电路（压控振荡器）构成的频率调制器.doc

本设计采用EDA技术，利用测频法的原理和VHDL语言，采用自顶向下的设计方法，实现了1Hz～10kHz测量范围的四位十进制的数字频率计，并在MAX+PLUSⅡ软件平台下对设计项目进行的了编译和时序仿真。

利用全同步频率测量原理,通过FPGA 芯片在Max + Plus Ⅱ中运用V HDL 语言编程设计一个全同步数字式频 率计,消除了±1 个计数误差,测频精度范围在DC～100 MHz ,详细给出了V HDL 的模块设计方法和仿真波形。