基于FPGA的数字频率计
文件大小: 320k
源码售价: 10 个金币 积分规则     积分充值
资源说明:简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存和译码显示电路4部分。其中分频模块输出的闸门信号控制计数器的计数。计数模块由八个十进制计数器组成,测量范围0HZ~99MHZ,各计数器的输出的BCD码送译码变成十进进制数送LCD显示
本源码包内暂不包含可直接显示的源代码文件,请下载源码包。