Go To English Version 超过100万源码资源,1000万源码文件免费下载
  • ddr.rar 在TMS320DM6446 DSP环境下,对DDR2进行读写测试。
  • yuqix_datum.rar ... 如果你觉得你到瓶颈状态了,想提高的话,强烈建议好好看看。 ADVANCED ASIC CHIP SYNTHESIS中文翻译资料.ppt这也是我极力推荐的,相信学习dc的人都知道原英文文档。这个ppt相当于翻译版,对dc和pt中文详细阐述。 基于DDR SDRAM控制时序分析的模型.pdf 全定制单元时序模型的建立.pdf 这两篇文档是用作建议时序模型的时候用作参考,是我花了小money买的哦。 数字IC设计全程实例.pdf 本文介绍了基于标准单元库的深亚微米数字集成电路的自动化设计流程 ...
  • c_xapp260.zip xilinx应用指南xapp260的中文翻译版本。利用 Xilinx FPGA 和存储器接口生成器简化存储器接口。本白皮书讨论各种存储器接口控制器设计所面临的挑战和 Xilinx 的解决方案,同时也说明如何使用 Xilinx软件工具和经过硬件验证的参考设计来为您自己的应用(从低成本的 DDR SDRAM 应用到像 667 Mb/sDDR2 SDRAM 这样的更高性能接口)设计完整的存储器接口解决方案。
  • c_xapp851.zip 这是xilinx应用指南xapp851的中文版本。本应用指南描述了在 Virtex™ -5 器件中实现的 200 MHz DDR SDRAM (JEDEC DDR400 (PC3200) 标准)控制器。本设计实现使用 IDELAY 单元调整读数据时序。读数据时序校准和调整在此控制器中完成。
  • ddr_verilog_xilinx.rar xilinx公司原版的DDR时序控制源码.
  • DDRSDRAMcontroller.rar DDRⅡ+SDRAM控制器设计实现相关学问论文,希望对基于FPGA实现SDRAM控制的有所帮助
  • rtl.rar ddr controller in verilog...............
  • simulator.zip 开源的基于SystemC的模拟器,可以模拟ARM CPU, Cache, DDR,NOR, NAND, 时序和功耗均可以正确模拟。
  • ds_k4h56xx38h_tsop2_rev12.zip 256Mb H-die DDR SDRAM Specification
  • K4H511638D.zip 512Mb D-die DDR SDRAM Specification