-
-
-
DDR_interface.rar
高速DDR存储器数据接口设计实例.
1. 将文件拷入硬盘
2. 产生DQS模块
3. 产生DQ模块
4. 产生PLL模块
5. 拷贝以上步骤生成的文件到子目录【Project】中
6. 打开子目录【Project】中的DataPath.qpf工程,设计顶层模块
7. 编译并查看编译结果
-
-
fdiv.rar
基于Quartus II的数控分频器的项目设计,实现对时钟信号的任意进制分频,包含了项目文件和VHDL源代码
-
f_cout.rar
基于Quartus II的8位十六进制频率计的项目设计,包含了项目文件和VHDL源代码
-
-
-
-
-
-