开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
基于FPGA的循环冗余校验
文件大小： 955k
源码售价： 10 个金币 积分规则     积分充值
充值1元得10金币   
资源说明：本程序是用verilog VHDL语言写的用并行的方法实现CRC码的生成，并且已经在modelsim10.1上仿真验证，在BASYS3上实现！
部分文件列表（点击文件名可查看文件内容）
本源码包内暂不包含可直接显示的源代码文件，请下载源码包。