English
资源说明：TI推出的CDC706是目前市场上体积最小且功能强大的PLL合成器/乘法器/除法器之一。尽管其物理外形非常小巧，但却极为灵活。该器件能够在特定输入频率下生成几乎独立的输出频率。 输入频率可通过LVCMOS、差动输入时钟或单个晶振产生。通过SMBus数据接口控制器可以选择相应的输入波形。 为了获得独立的输出频率，每个PLL的参考除法器M都能设置于1至511的范围内，反馈除法器N则可设置于1到4095的范围内。然后将PLL - 压控振荡器(VCO)频率路由至可自由编程的输出开关矩阵，再路由至6个输出中的任意一个。开关矩阵包括一个附加的7位后除法器(范围为1到127)以及一个针对每个输出
TI公司的CDC706是一款专为RFID技术和其他高级电子系统设计的可定制编程的3-PLL时钟合成器、乘法器和除法器。这款器件在尺寸极小的同时，具备了高度灵活性和强大功能，能根据特定的输入频率生成几乎独立的输出频率。这种特性使得它成为当前市场上的一颗耀眼明星。
CDC706能够接收LVCMOS、差动输入时钟或单个晶振产生的输入频率。通过SMBus数据接口控制器，用户可以方便地选择和控制输入波形，确保了灵活的输入选择。该设备的核心在于其PLL（锁相环）系统，其中包含三个独立的PLL，每个都有独立的参考除法器M（范围1至511）和反馈除法器N（范围1到4095）。这使得用户可以根据需要精确地设定输出频率。
每个PLL的压控振荡器（VCO）频率经过可编程的输出开关矩阵，可以路由到六个独立的输出之一。这个开关矩阵还包括一个7位后除法器（范围1到127），以进一步细化频率选择。此外，每个输出还配备了反相逻辑，使得输出信号可以根据需求进行正负相的选择。
为了实现更广泛的频率范围，CDC706的宽分压比允许通过任何参考输入频率生成零不良率（ppm）时钟。例如，使用27MHz的参考频率，可以生成零ppm误差的时钟。其中，PLL2还支持中心扩频（center-spread SSC）和下扩频计时，这两种技术有助于减少电磁干扰（EMI）。
为了优化性能，CDC706具有自动调整的内部环路滤波组件，确保PLL的稳定性和抖动传输的优化。此外，通过两个可编程控制输入S0和S1，用户可以定制复杂的逻辑控制设置，例如输出禁用、输出三态、断电和PLL旁路模式。
在电源管理方面，CDC706具有三个电源引脚：VCC、VCCOUT1和VCCOUT2，支持2.3V至3.6V的输出电源电压，兼容不同的电源环境。器件的工作温度范围为-40℃至85℃，适应各种严苛的工业应用。
总结起来，TI的CDC706是RFID技术和其他通信应用的理想选择，它的高性能时钟合成、灵活的频率配置、强大的EMI抑制能力以及易于编程的特性，都使得它在同类产品中脱颖而出。这款器件的广泛应用领域包括无线基站、网络线卡和数据通信/电信，充分展示了其在复杂系统中的广泛适应性和可靠性。
本源码包内暂不包含可直接显示的源代码文件，请下载源码包。
