VHDL FPGA Verilog 源码搜索结果, 第19页, Verysource

ModelSim全套中文手册.rar ModelSim全套中文手册 ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。
matlab开发-锡林克兰锡林克兰 matlab开发-锡林克兰锡林克兰。使用vhdl或verilog的xilinx fpga（spartan，virtex）18K块RAM声明的matlab代码
Verilog HD和VHDLl的快速入门教程.rar Verilog HD和VHDL为FPGA开发必备语言，此文档包含Verilog HD和VHDLl的快速入门知识。
Verilog 代码编写 ... 培训课程体系课程内容课时（每课时两节课）第一阶段，语言及工具基础。 Verilog/VHDL 复习基本编程语言，熟练掌握基本模块的RTL设计流程。 2课时 ISE/vivado 工具的 ... 分析 2课时 Synplify/DC 熟悉基本综合工具使用，讲解FPGA与ASIC的区别（clock、memory、MAC、DIV ... 通用接口操作流程 3课时物联网应用实训利用FPGA开发板，加2G/3G模块或者BT模块，加 ... 、仿真、综合及通用接口调试，能够达到基于FPGA进行实际工程开发的程度。 4课时
FPGA系统设计的三个原则.pdf FPGA设计通常会使用HDL语言，比如Verilog HDL或者VHDL。当采用HDL语言来描述一个硬件电路功能的时候，一定要确保代码描述的电路
FPGA设计基础-基于QuartusII的FPGA设计基本流程.ppt 1.设计定义设计定义阶段主要进行方案验证、系统设计和FPGA芯片选型等准备工作。根据任务要求，评估系统的指标和复杂度，对工作速度和芯片本身的资源、成本等方面进行权衡，选择合理的设计方案和合适的器件类型。这个阶段 ... 时间，这个阶段之后一般已经完成了系统建模，功能划分，模块划分以及设计文档的撰写等工作。 2.代码实现代码实现阶段是将划分好的各功能模块用硬件描述语言表达出来，常用的硬件描述语言有Verilog HDL和VHDL。以后的教程中我们主要讲解如何使用Verilog HDL进行FPGA设计。
FPGA技术教程(通俗易懂).ppt FPGA技术教程(通俗易懂)ppt,可编程逻辑器件发展历程,CPLD/FPGA概述,硬件描述语言VHDL/Verilog HDL简介及Quartus II的Verilog HDL建模与仿真。
使用verilog以及VHDL编写的将串口数据转换为32位并口数据，作为FPGA和DSP接口使用使用verilog以及VHDL编写的将串口数据转换为32位并口数据，作为FPGA和DSP接口使用使用verilog以及VHDL编写的将串口数据转换为32位并口数据，作为FPGA和DSP接口使用
FPGA技术教程(通俗易懂).ppt FPGA技术教程，快速上手，简单易懂第一章可编程逻辑器件发展历程第二章 CPLD/FPGA概述第三章硬件描述语言VHDL/Verilog HDL简介第四章 Quartus II的Verilog HDL建模与仿真
FPGA项目.rar 利用Verilog VHDL语言实现的流水灯功能，文件上面附带有QuartusII软件中配置的引脚。

关键字：VHDL FPGA Verilog