-
-
-
-
数字锁相环.rar
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上;顶层文件是PLL.GDF
-
-
数字锁相环设计源程序.rar
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛,本例用VHDL描述了一个锁相环作为参考,源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上;顶层文件是PLL.GDF
-
-
-
C8051F120_ADC.rar
This program prints the C8051F124 die temperature out the hardware UART at 115200bps. This example uses the internal 24.5MHz oscillator multiplied by 2 using the on-chip PLL (SYSCLK = 49MHz).
-
-
-