PLL 源码搜索结果, 第100页, Verysource

TheoryApplicationofAllDigitalLL.rar 数字锁相环路原理与应用:全数字锁相环。根据本资料可以自己编写代码在计算机上模拟实现。
MC145152.rar 1、数字锁相环的单片机代码。 2、单片机与数字锁相环MC145152的应用系统的设计与实现。
demoIOC.rar Code Warrior 4.6 Target : MC9S12DG128B Crystal: 16.000Mhz busclock: 8.000MHz pllclock:16.000MHz 本程序主要包括以下功能： 1.设置锁相环和总线频率； 2.IO口使用； 3.IOC7口16位计数器。 LED计数，根据灯亮可以读取系统循环了多少次
demoATD.rar --- --- --- Code Warrior 4.6 Target : MC9S12DG128B Crystal: 16.000Mhz busclock: 8.000MHz pllclock:16.000MHz 本程序主要包括以下功能： 1.设置锁相环和总线频率； 2.IO口使用； 3.共四路ATD使用及显示方法。 LED计数，根据灯亮可以读取系统循环了多少次
demoSCI.rar Code Warrior 4.6 Target : MC9S12DG128B Crystal: 16.000Mhz busclock: 8.000MHz pllclock:16.000MHz 本程序主要包括以下功能： 1.设置锁相环和总线频率； 2.IO口使用； 3.SCI口使用：提供接收/发送字符、字符串、格式化字符串。 LED计数，根据灯亮可以读取系统循环了多少次
frequencySynthesis.rar 频率合成器环路滤波器的设计，介绍由集成锁相芯片PE3236 和集成锁相芯片ADF4107 组成的单环锁相环常用的环路滤波器。
PhaseNoise.rar 小数分频技术解决了锁相环频率合成器中的频率分辨率和转换时间的矛盾, 但是却引入了严重的相位噪声, 传统的相位补偿方法由于对Aö D 等数字器件的要求很高并具有滞后性实现难度较大。$2 调制器对噪声具有整形的功能, 因而将多阶的$2 调制器用于小数分频合成器中可以很好地解决他的相位噪声的问题, 大大促进了小数分频技术的发展和应用。文章最后给出了在GHz 量级上实现的这种新型小数分频合成器的应用电路, 并测得良好的相噪性能。
111.rar 数字鉴相器,数字锁相环频率合成系统FPGA的实现,很有借鉴价值
006.rar 基于FPGA实现的一种新型数字锁相环
loop.rar 对锁相环路的仿真，二阶环的仿真与分析都可以通过这个文件来到完成

关键字：PLL