一个典型的锁相环（PLL）系统，是由鉴相器（PD），压控荡器（VCO）和低通滤波器（LPF）三个基本电路组成

一个典型的锁相环（PLL）系统，是由鉴相器（PD），压控荡器（VCO）和低通滤波器（LPF）三个基本电路组成，如图1， 从表1可知，如果输入端A和B分别送 2π 入占空比为50%的信号波形，则当两者 存在相位差θ时，输出端F的波形的 占空比与θ有关，见图3。将F输出波 形通过积分器平滑，则积分器输出波形 的平均值，它同样与θ有关，这样，我 们就可以利用异或门来进行相位到电压

基于MC145156-2的PLL频率合成器设计与实现

60GHz CMOS PLL ebook, including system level and transistor level circuit design. Very good book for millimeter wave PLL circuit design.

Introduction of PLL design. A presentation in ISSCC 2007.

Modelsim6.0 PLL仿真步骤 PLL的相关参考资料。。。

ADI的锁相环PLL仿真工具及使用手册 2011版，版本号3.4.06 使用ADF4360等系列pll芯片的仿真和设计软件，帮你进行芯片频率设定后的周边参数确定工作。

PLL Design Simulation and Applications

应用FPGA，采用PLL频率合成技术，结合教学实验平台的需要，设计出了一个整数/半整数频率合成器，输出范围为1 kHz～999.5 kHz，步进频率可达到0.5 kHz。与以前的教学实验装置相比，系统在性能指标、直观性等方面都有所提高，不仅可以用于教学实验，还可以用作频率源、频率计。

PLL设计的经典书 简洁易懂，英文版 Table of Contents PLL BASICS ....................................................................................................................................................