Go To English Version 超过100万源码资源,1000万源码文件免费下载
  • PLL.rar Practical Phase-Locked Loop Design.rar
  • pll0.rar 主要用与可再生能源的电路拓扑 此拓扑pll
  • dds.rar 基于FPGA的DDS设计,本程序采用verilog HDL语言编写,使用DDS+Pll倍频
  • ad_clk_pll.rar fpga的pll锁相设计,altera器件EP1s25的选用、设计
  • adsx.rar fpga的pll锁相设计,altera器件EP1s25的选用、设计
  • fast_pll.rar fpga的pll锁相设计,altera器件EP1s25的选用、设计
  • pfl_d.rar fpga的pll锁相设计,altera器件EP1s25的选用、设计
  • ad_pll.rar fpga的pll锁相设计,altera器件EP1s25的选用、设计
  • pll_acsidefilter.zip PLL AT AC SIDE FILTER
  • clock.rar 由锁相环(PLL)产生所需的2分频与4分频时钟8分频时钟 clk.qpf为可执行主程序