-
-
-
-
PLL.rar
phase locked loop simulation
-
2009S3C2410init.S.rar
2410Init.s包括了板子上电后的初始话,具体有几个步骤:
讲述S3C2410启动程序设计
1. 屏蔽所有中断,关看门狗。
2. 根据工作频率设置PLL寄存器
3. 初始化存储控制相关寄存器
4. 初始化各模式下的栈指针
5. 设置缺省中断处理函数
6. 将数据段拷贝到RAM中,将零初始化数据段清零
7. 跳转到C语言Main入口函数中
-
-
ddfsdemo.rar
直接数字频率合成器(Direct Digital Frequency Synthesizer:DDFS)的VHDL程序,开发环境是QuartusII,系统时钟为50MHz,由PLL产生DDFS的工作时钟166.67MHz,地址位宽为24位,频率字为20,相位字为10,RAM用于存储查找表,其地址位宽为10,数据位宽为8。
-
-
pll.rar
本软件系为配合国家863计划信息安全重大项目:信息安全工程实践综合实验平台研究与集成之病毒教学实验部分开发。本详解绝非让学习者成为一个所谓的“疯狂的病毒制造者”,而是想告诉对病毒制作技术感兴趣的学生产生病毒并不是什么高深的技术,只是编程技术的一些特殊应用。
-
-
-