PLL 源码搜索结果, 第57页, Verysource

PLL.rar 用MatLab编的锁相环,希望对大家有帮助
pll.rar 用verilog实现奇数分频器程序，通过仿真验证
LMX2531.rar LMX2531 PLL SPI LMX2531 PLL SPI 控制字
2.5G Hz PLL 锁定检测电路分析实现
在集成电路设计中，需要使芯片上内部时钟和外部时钟同步，希望在外部时钟输入的高频率下使用芯片的内部时钟。基于以上两点，锁相环常常用于产生芯片上的内时钟。但是随着处理器频率的提高，传统的数字锁相环已经不能满足要求。在本文中，我们将展现一个新的锁相环锁定检测方法。锁定检测的功能是检测锁相环是否达到锁定。2.5G Hz PLL 锁定检测电路分析实现，就是要完成锁定检测电路的正向总体设计方案，锁定检测
锁相环锁相环(PLL: Phase-locked loops)是一种利用反馈(Feedback)控制
锁相环(PLL: Phase-locked loops)是一种利用反馈(Feedback)控制
基于CD4046构成的PLL及应用.PDF
基于CD4046构成的PLL及应用.PDF基于CD4046构成的PLL及应用.PDF
PLL(Phase Locked Loop)锁相环
PLL(Phase Locked Loop)锁相环
PLL design fundamentals
An introduction to PLL design fundametals from motorola semiconductor application note.
PLL相噪以及相噪分布
主要描述了PLL的相噪特性，有比较详细的相噪图并加以分析。
modelsim pll仿真步骤
modelsim pll仿真步骤，详细解释怎么进行ip核仿真