PLL 源码搜索结果, 第74页, Verysource

截至2019年最新ADI的锁相环PLL仿真工具ADIsimPLL5.10及使用手册 2019年从官网下载的ADI的锁相环PLL仿真工具ADIsimPLL5.10及使用手册，可用于ADI公司的锁相环，频率源器件仿真。
03.ISE14.7下PLL实验很多初学者看到板上只有一个 50Mhz 时钟输入的时候都产生疑惑，时钟怎么才 50Mhz？如果要工作在 100Mhz、 150Mhz 怎么办？在很多 FPGA 芯片内部都集成了 PLL，其他厂商可能丌叫 PLL，但是也有类似的功能模块，通过 PLL 可以倍频分频，产生其他很多时钟。本实验通过调用 PLL ip core 来学习 PLL 的使用、 ISE 的 IP core 使用方法。
锁相环（PLL）基本原理.pdf 锁相环(PLL)基本原理,ADI的重要技术文档。结构清晰，内容很经典。
清华微所PLL大牛李宇根教授2013讲义.rar 清华微所PLL大牛李宇根教授2013讲义 15章节两篇论文PLL电源管理设备及低噪音
PLL Performance,Simulation,and Design 5th Edition.pdf 一本经典英文原版PLL方面的书，作者是Dean，内容很全面，涵盖了PLL基本原理与设计，每一个点都讲得非常的细非常的深，包括瞬态响应，锁定时间，锁定检测，相位噪声、spur、debug技术等等等。
PLL相环的仿真模型.slx 一个关于锁相环的仿真模型，内部有关于sin模型的锁相和cos锁相技术仿真，PLL，MATLAB
使用时钟PLL的源同步系统时序分析.pdf 对于系统的时序分析，需要清楚器件内部的时序关系，测试负载的概念与应用，互连传输延时等。而使用时钟 PLL 的系统，需要清楚时钟信号的传输路径。
TMS320F28335时钟（1） -----PLL倍频器的初始化详解.docx 网上搜集，个人对28335时钟设置的理解，关于PLL倍频器的初始化设置
在仅有零点电阻和电容可调节的情况下设计PLL滤波器.pdf 如参考文献中所描述，可采用标准过程来确定锁相环(PLL)中二阶环路滤波器的R0、C0 和CP 数值。它采用开环带宽(ω0)和相位裕量(ϕM)作为设计参数，并可扩展至三阶环路滤波器，从而确定R2 和C2（图1）。该过程可直接解出CP，然后推导出其余数值。某些情况下，CP、R2 和C2 可能是集成在PLL内的固定值元件，因此仅有R0 和C0 用来控制环路响应。这便使得上述过程无效，因为无法调节CP。本文提出一种替代过程，可在CP 数值固定时使用，突破了无法控制 ...
MDO数字锁相环PLL调测方案.pdf MDO数字锁相环PLL调测方案应用产业：电子应用行业：数字锁相环设计、研发、调测、生产应用数字锁相环的电子设备的设计、研发、调测应用技术：射频、嵌入式(SPI)、瞬态分析

关键字：PLL