PLL 源码搜索结果, 第79页, Verysource

基于PLL的直接数字频率合成器研究介绍了锁相环(PLL)和直接数字频率合成器(DDS)的基本原理,分析了二者的优缺点,以此为基础,提出了基于锁相环加直接频率合成技术的频率合成器实现方式,同时介绍了DDS芯片AD9850,给出了技术方案,讨论了部分电路设计,并对信号杂散进行了分析。
PLL常见问题.pdf PLL常见问题
三相锁相环SRF-PLL.zip 搭建的是SRF-PLL锁相环simulink仿真，实现了三相平衡情况下的稳态响应和暂态响应（电压跌落，相位突变），还有三相不平衡情况下的暂态响应，并对SRF-PLL工作原理进行了一定的分析。内含mdl文件和m文件，压缩在一起了。m文件是画结果的波形图，可以自己添加到model properties下的StopFcn里面，把文件名字写在里面，这里m文件名字是plot_output，就输入plot_output;即可。仿真是是用2016b做的，需要低版本的可以留言
Vivado平台PLL设置详细介绍.pdf 详细介绍了Xilinx Vivado PLL IP核的使用及设置，适合入门学习及设计参考。对每一个选项的含义及作用做了详细的介绍。自己写的啊。
Quartus平台PLL设置详细介绍.pdf 详细介绍了Altera Quartus PLL IP核的使用及设置，适合入门学习及设计参考。对每一个选项的含义及作用做了详细的介绍。自己写的啊。
tessent pll lock信号如何连接 tessent pll lock信号如何连接，请教各位，有清楚的请留言
玩转Altera FPGA：基于PLL分频计数的LED闪烁实例本实例将用到FPGA内部的PLL资源，输入FPGA引脚上的25MHz时钟，配置PLL使其输出4路分别为12.5MHz、25MHz、50MHz和100MHz的时钟信号，这4路时钟信号又分别驱动4个不同位宽的计数器不停的计数工作，这些计数器的最高位最终输出用于控制4个不同的LED亮灭。下面一起来学习一下
PLL回路滤波器设计的调整指南假设您已经通过迭代信息传递相位边限和回路带宽在锁相环（PLL）上花费了一些时间。但遗憾地是，还是无法在相位噪声、杂散和锁定时间之间达成良好的平衡。感到泄气？想要放弃？等一下！你是否试过伽马优化参数？
锁相环（PLL）偏离整数通道的频率点杂散问题您曾设计过具有分数频率合成器的锁相环（PLL）吗？这种合成器在整数通道上看起来很棒，但在只稍微偏离这些整数通道的频率点上杂散就会变得高很多，是吧？如果是这样的话，您就已经遇到过整数边界杂散现象了 —— 该现象发生在载波的偏移距离等于到最近整数通道的距离时。
如何根据数据表规格算出锁相环（PLL）中的相位噪声也许你也会跟我一样认为典型数据表中的某些规格难以理解，这是因为其中涵盖了一些你不太熟悉的隐含惯例。对许多RF系统工程师而言，其中一种规格便是锁相环（PLL）中的相位噪声。

关键字：PLL