PLL 源码搜索结果, 第93页, Verysource

ADI发布三款全新的锁相环（PLL）器件导读：Analog Devices, Inc. 近日发布三款全新的锁相环（PLL）器件ADF5355/ADF4355-2/ADF4155. 　　其中一款具有业界宽的频率 ... （VCO）相位噪声，且在单个器件中实现这些性能。ADF5355 PLL具有同类宽的55 MHz至14 GHz频谱范围；而ADF4355-2 PLL的频谱范围为55 MHz至4.4 GHz.这些器件可供需要单片高性能宽带频率合成器的RF和微波通信系统设计人员使用。这两款PLL均集成超低相位噪声VCO,6 GHz下的1 MHz失调为-133 ...
基于高电压电荷泵的PLL频率合成器设计锁相环（PLL）频率合成器中的电荷泵电压用于控制VCO的振荡频率。大多数PLL的电荷泵电压一般为5V或6V,因而电荷泵电压可控的VCO频率调谐范围和调谐精度都是有限的。ADI公司推出带高电压电荷泵的PLL频率合成器ADF4113HV.该频率合成器专门为那些需要宽频率调谐范围和高调谐电压（15 V）的压控振荡器（VCO）的应用而设计的。ADI公司应用工程师陈红说，该频率合成器采用0.6mm ...
宽带小步进频综的小数分频PLL解决方案为了简化宽带小步进频率综合器的设计方案和降低成本，提出了小数分频PLL的解决方案；分析了小数分频模式下杂散的来源；通过改变小数分频参考频率方法解决整数边界点杂散；给出了小数分频频率解析度的计算方法和环境温度变化时的数字锁定指示窗口的设置方法。实际应用表明该方案能够满足设计要求，具有低相位噪声、低成本、宽带宽的特点。
基于DDS＋PLL的卫星数据采集系统中的频率合成器设计基于DDS＋PLL的卫星数据采集系统中的频率合成器设计、电子技术,开发板制作交流
基于相位控制技术的时钟恢复系统的PLL锁相环电路设计基于相位控制技术的时钟恢复系统的PLL锁相环电路设计、电子技术,开发板制作交流
采用PLL技术的合成频率源设计摘要：介绍分频锁相频率合成技术。通过对锁相环工作过程及相位噪声等的基本原理的分析,采用PLL技术成功设计了1.8GHz锁相频率源。在该锁相源中分频鉴相器采用ADI公司的ADF4118,VCO ...
A 24GHz low power and low phase noise PLL frequency synthesizer ... A 24GHz low power and low phase noise PLL frequency synthesizer with constant KVCOfor 60GHz wireless applications
8x PLL的特性-TCL流-sky130进程角的时钟倍频器 8x PLL的特性-TCL流-sky130进程角的时钟倍频器 PLL作为时钟倍频器的块DIAGARAM如下：这里M = 8 ... ：输入时钟电荷泵（CP）输出红色：电荷泵输出电压 VCO输出 PLL输出预布局仿真的PLL输出如下：红色：参考时钟蓝色：输出时钟除以8黄色：下降信号棕色：上升信号粉红色（ ... 延迟很多。下一阶段的目标是解决此问题。 2. PLL的整体输出长期不稳定，并且输出频率小于期望值，这主要是由于VCO输出频率不匹配。知识点该PLL IP取自Lakshmi S的github页面：
基于单块子采样PLL的6〜18GHz频率合成器，用于C，X，Ku频段通信，基于单块子采样PLL的6〜18GHz频率合成器，用于C，X，Ku频段通信，
具有高动态性能和锁相精确度的改进PLL设计.pdf 提高锁相环(phase—locked loop，PLL)的动态性能和锁相精确度，提出一种基于dq变换的改进锁相环，其通过平均值环节而不 ... 了暂态响应时间，同时亦消除了系统电压不平衡或畸变对锁相精确度的影响。详述了该PLL的工作原理；给出了关于负序与谐波分离方法的讨论；推导了控制环的线性化模型及其 ... 由于采用平均值环节和不存在传统软件锁相环(soft ware phase—locked loop，SPLL)具有的耦合关系，该PLL可快速而准确地锁定系统电压中正序基波分量的相位，具有高动态性能和锁相精确度， ...

关键字：PLL