PLL 源码搜索结果, 第99页, Verysource

div.rar 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计 ...
DIGTAL_FIR.rar 环路滤波器的设计，基于FPGA的锁相环应用。
MB1504_driver.rar MB1504锁相环芯片的51单片机驱动程序,可以根据需要修改合适的分频值来完成频率合成配置.
MC145162_driver.rar MC145162双锁相环芯片的51单片机驱动程序,能同时配置两个通道的NA值.
ADI_pll_Set.rar VHDL编写的ADI锁相环控制程序，可以调试ADI锁相环的相关系列十几个型号。引脚命名和锁相环相关控制引脚对应。
Cyclone2_PCB_and_SCH.rar 1，原创 cyclone 2开发板，希望能对FPGA电子爱好者有一点设计帮助。 2，本PCB可以与开发者自己的PCB实现扩展。 3，注意接口已经提供5v,-5v，+3.3v,+1.2v输出。 4，带一个LED显示器，多路拨动开关，一个复位健。 5，晶振源兼容5种封装，其中一种是支持9v、5W高精度恒温晶振。 6，fpga内部2个PLL相互连接可以实现0－200MHz内任意频率输出。
4.2_SetPLL.rar easyARM8962 锁相环操作实验源码
ADF4001.rar 基于ADF4001的锁相环程序，AVR GCC版本。所用单片机为ATMEGA16L
ACarrierTrackingAlgorithmBasedOnFPLL.rar 介绍了一种基于锁频锁相环(FPLL)的载波跟踪算法。频率跟踪模块可以适应较大动态范围的频率变化，基于软件的数控振荡器(NCO)模块可以达到极高的频率跟踪精度。由于有锁频环的频率牵引，锁相环路滤波器可以设计得很窄，具有很好的抑噪性能，满足精确跟踪载波相位的要求。因此，该基于FPLL的载波跟踪算法可以适应信号存在较大的动态范围和噪声干扰的应用环境；同时，其鉴频鉴相算法表达式简单，易于用可编程数字器件实现。
SMARTARM2300pll.rar ZLG的SMARTARM2300开发板的pll源程序。

关键字：PLL