PLL 源码搜索结果, 第98页, Verysource

LMX2326.rar 基于单片机控制锁相环的程序设计，采用AT89S52编程控制LMX2326
DDS.rar FPGA中实现基于查找表方式（LUT）的DDS实现，可用在数字下变频和COSTAS锁相环中，Verilog编写，本人已经调通
dpll_demo.rar 一个实现简单的数字锁相环Verilog代码，本人借鉴网上现有的代码后经修改在Cyclone II上调通实现，里面有ModelSim仿真成功的波形图
lpc2103.rar lpc2103串口发送数据。使用外部11.0592MHz晶振，不使用PLL，Fpclk = 1/4 Fcclk。
A1.rar 基于ADF4106的锁相环程序，4106由单片机C8051F530提供控制字，输出频率3.6GHz，已经在单班上进行过调试。
Voltage_Controlled_LC_Oscillator.rar 电压控制LC振荡器，采用凌阳十六位单片机SPCE061A完成电压控制LC振荡器的控制。采用锁相环式频率合成器技术，由SPCE061A实现对PLL数字频率合成器的控制。此程序基于凌阳十六位单片机SPCE061A的u nSP IDE开发环境。
c8051f120_PLL.rar c8051120锁相环，定时器3的初始化和使用
mc145170.rar 这是锁相环芯片MC145170程序，单片机是用at89s52的
S3C44B0X-test.rar s3c44b0 的开发板测试的所有源代码及程序！！！汇编代码主要完成系统初始化，包括：禁止看门狗；禁止所有中断；初始化存储器（包括SDRAM）；设定锁相环倍频；使能所有单元模块时钟；初始化堆栈；设置中断等等 C语言代码主要是应用代码，包括：设置使用指令缓存；修改系统主时钟为32MHz； IO端口功能、方向设定；初始化中断；初始化DMF50081液晶模块；蜂鸣器测试；液晶显示测试； LED输出测试；定时器、PWM测试等；
main.rar 本文件是延时测试程序；LED灯每隔1秒亮1秒使用外部22.1184MHz晶振, * 应用PLL倍频到100MHZ.

关键字：PLL