PLL 源码搜索结果, 第82页, Verysource

简单介绍锁相环PLL 本文主要简单介绍了锁相环PLL
锁相环PLL-电子技术基础知识 PLL可以用来提供芯片时钟，是由PLLSTAT(PLL状态寄存器)来控制的，由第9位来控制，用来读出PLL的连接位。当第8位PLLE和第9位PLLC都为1时，PLL作为时钟源连接到处理器。当PLLC或PLLE为0时，PLL被旁路，处理器直接使用振荡器时钟。
电路分析：PLL陷波滤波器用于阻拦不需要的频率经常有要阻挡某些频率信号的情况，其中最常见的是50Hz或60Hz的电力线工频。图1中的PLL陷波滤波器可以用于阻拦不需要的频率。
选择你的PLL锁定时间测量时钟速度的提高和更严格的信号时序增加了对精准的高频模块的需求。PLL（锁相环）基于输入信号生成高频输出信号，是一种备受欢迎的用于产生高频信号的电路。当PLL参考时钟和PLL反馈时钟的频率和相位相匹配时，PLL则被称为是锁定状态。达到锁定状态所需的时间称为锁定时间，这是PLL设计最关键的参数之一。因此，需要非常精确地加以测量。
PLL锁相环simulink仿真基于simulink的锁相环PLL仿真，基于simulink的锁相环PLL仿真，基于simulink的锁相环PLL仿真，基于simulink的锁相环PLL仿真
快速锁定pll 锁相环 ... 校准。一种移动装置的设备，其可以为移动通信校准RF电路。所述设备可以包括：锁相环(PLL)，其包括数控振荡器(DCO)；以及耦合到所述PLL的一个或多个处理器。所述一个或多个处理器可以基于无线信道的目标频率来确定所述DCO的粗调设置 ... 值。锁相环快速锁定方法本发明是一种在频率跃变后，快速锁定II型锁相环(PLL)而又不大量降级输出信号的方法。这里所公开的在调整期间降低调整时间和改善输出时钟质量的方法包括以下步骤：用PLL环路之外的独立电路
数据转换/信号处理中的如何设计并调试锁相环PLL 简介　　设计并调试锁相环(PLL)电路可能会很复杂，除非工程师深入了解PLL理论以及逻辑开发过程。本文介绍PLL设计的简易方法，并提供有效、符合逻辑的方法调试PLL问题。　　仿真　　如果不在特定条件下进行仿真，则估计一个PLL电路的规格将会是十分困难的。因此，进行PLL设计的第一步应当是仿真。我们建议工程师使用ADIsimPLL软件运行基于系统要求的仿真， ... 和输出频率步进之间的关系是很简单的。采用整数N分频PLL，则输出频率步进等于鉴
元器件应用中的PLL回路滤波器设计的调整指南假设您已经通过迭代信息传递相位边限和回路带宽在锁相环（PLL）上花费了一些时间。但遗憾地是，还是无法在相位噪声、杂 ...
RF至13GHz超快速建立PLL 电路功能与优势　　图1所示PLL电路采用13 GHz小数N分频频率合成器 ...
基于PLL的高灵敏度自校准液面检测系统设计针对高速医疗检测仪器对高灵敏和较强自适应能力的需求，提出一种基于PLL的自校准液面检测系统设计。该设计首先通过PLL电路将探针电容的变化转换为电压的变化，然后采用自校准算法调节PLL芯片VCIN的静态工作电压，最后结合自适应检测算法实现液面检测功能。实验表明，该液面检测系统中MCU输出的液面检测信号与检测电路产生的输出信号之间的延迟约为1.6 ms；同时能兼容样本针与试剂针液面检测系统，且所有探针的插入液面深度最大误差仅为0.37 mm，满足全自动生化分析仪的临床检验要求。

关键字：PLL